PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09046240 A

(43) Date of publication of application: 14.02.97

(51) Int. Cl H03M 13/12

(21) Application number: 07192196 (71) Applicant: MITSUBISHI ELECTRIC CORP


(22) Date of filing: Z7.07.96 (72) Inventor: SEGUCHI SADAHIRO

(54) DATA PROCESSOR PROVIDED WITH VITERBI DECODING FUNCTION COPYRIGHT: (C)1997,JPO

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce the number of cycles by controlling a Viterbi decoding circuit and executing a prescribed Viterbi decoding processing when a core processor sets prescribed data in a register.

SOLUTION: In this data processor 1 litself, CPU 21 accesses to ROM4 and RAM5 through a bus 13, reads a program through a bus 14, decodes an instruction and executes the program. A DSP core 2 processes a regular erithmetic processing, and AAU 22 generates the address of data space. DALU23 executes various arithmetic logical operations. The intermediate result of the Viterbi decoding processing is held by RAM5 by accessing to RAM5 from the Viterbi decoding drouts 3 through a PRAM address bus 19 and a PRAM data bus 20. Since the circuit 3 autonomously operates hereafter until a necessary processing is terminated when CPU 21 sets a function, the core 2 executes the other the processing in accordance with the program.



(19)日本国特許庁(JP)

(12) 公開特許公報 (A)

(11)特許出願公園番号

特開平9-46240

(43)公開日 平成9年(1997)2月14日

(51) IntCL⁶

體別配号 广内整理器号

FI H03M 13/12 技術表示箇所

H03M 13/12

審査請求 未請求 請求項の数5 OL (全 10 頁)

(21)出願書号

特惠平7-192196

(71)出版人 000006013

三菱電機株式会社

(22)出顧日

平成7年(1995)7月27日

東京都千代田区丸の内二丁目2番3号

(72)発明者 嶺口 禎浩

東京都千代田区丸の内二丁目2番3号 三

差電機株式会社内


(74)代理人 弁理士 柯野 登夫

(54) [発明の名称] ビタビ復号機能を有するデータ処理装置

(57)【要約】

【課題】 従来のビタビ復号機能を有するデータ処理装置では、処理を全てソフトウェアで行なうか、専用のハードウェアを内離してはいてもソフトウェアの負担がかなり大きい。また、ビタビ復号法というアルゴリズムが複雑で繰り返し演算が多い処理であるため、多大な命令ステップ数を必要とし、処理サイクル数が増大し、消費電力も増加し、従ってバッテリを主電源とする携帯電話に適用する場合には大きな問題点となる。

【解決手段】 コアプロセッサ(PCU 21)と、メモリ(4~7)と、PCU 21がメモリに格納したデータを対象としてビタビ復号化処理を実行するビタビ復号回路3と、アドレス指定によりPCU 21からデータの書き込みが可能な制御レジスタ32と、PCU 21がレジスタに所定のデータを設定した場合に、ビタビ復号回路3を制御して予め規定されているビタビ復号化処理を実行させる制御回路50とを備える。



【特許請求の範囲】

【請求項1】 コアプロセッサと、

前記コアプロセッサが前記メモリに格納したデータを対 象としてピタビ復号化処理を実行するピタビ復号回路

アドレス指定により前記コアプロセッサからデータの警 き込みが可能なレジスタと、

前記コアプロセッサが前配レジスタに所定のデータを設 定した場合に、前配ビタビ復号回路を制御して予め規定 されているビタビ復号化処理を実行させる制御回路とを 備えたことを特徴とするビタビ復号機能を有するデータ 処理装置。

【請求項2】 コアプロセッサと、

前記コアプロセッサが前記メモリに格納したデータを対 象としてブランチメトリックを計算するブランチメトリ ック計算回路と、ブランチメトリックを基にパス選択信 号を選択するACS回路と、パス選択信号に従ってビタ ピ復号データを生成するトレースバック回路とを含むピ 20

タビ復号回路と、 アドレス指定により前記コアブロセッサからデータの警 き込みが可能なレジスタと、

前記コアプロセッサが前配レジスタに第1のデータを設 定した場合に前記プランチメトリック計算回路とACS 回路とを制御して予め規定されている処理を実行させ、 前記コアプロセッサが前記レジスタに第2のデータを設 定した場合に前配トレースパック回路を制御して予め規 定されている制御を実行させる制御回路とを備えたこと を特徴とするビタビ復号機能を有するデータ処理装置。 【請求項3】 前記ピタピ復号回路の動作状態を示すデ ―タを保持すると共にアドレス指定により前記コアプロ セッサからデータの読み出しが可能なレジスタを備えた ことを特徴とする請求項2に記載のデータ処理装置。

【請求項4】 更に、前配ビタビ復号回路と前記メモリ との間のデータの送受を前記コアプロセッサの制御によ らずに実行するデータ転送手段を備えたことを特徴とす る請求項2に記載のビタビ復号機能を有するデータ処理

【請求項5】 更に、前記コアプロセッサが前記レジス 40 夕に前記第1及び第2のデータとは異なるデータをそれ ぞれ設定した場合に前配制御回路により制御されてCR C生成処理を行なう回路及び長み込み符号の生成処理を 行なう回路を備えたことを特徴とする請求項2に記載の ビタビ復号機能を有するデータ処理装置。

【発明の詳細な説明】

[発明の属する技術分野] 本発明はデータ処理装置に関 し、特にビタビ(Viterbi) 復号回路を周辺回路として内 蔵するデータ処理装置に関する。

【従来の技術】ディジタル通信の分野では、通信中の誤 り発生の検出及びその訂正を行なうことにより通信の信 頼性を向上させる必要がある。 そのためには、誤り訂正 符号が利用される。そのような誤り訂正符号としては、 高い観り訂正能力を有する畳み込み符号が知られてい る。豊み込み符号の復号のための手法はいくつか知られ ているが、それらの内で理論的に最も高い符号化利得を 達成出来るのは最尤復号法である。そして、最尤復号法 を実現するアルゴリズムの一つとしてピタビ復号法が知

られている。 【0003】畳み込み符号化/ビタビ復号法はランダム 誤りに対する訂正能力が高い誤り訂正方法として、たと えば衛星通信、あるいは携帯電話等のディジタル通信分 野で利用されている。

[0004] ビタビ復号は、端的には、既知の複数の符 号系列の内の受信符号系列に最も符号距離が近いバスを 最大パスとして選択し、その選択されたパスに対応した 復号データを得る復号方法である。

【0005】ディジタル通信分野でのデータ処理におい ては専用のデータ処理装置であるDSP(Digital Signal P rocessor) によってデータの畳み込み符号化及びピタビ 復号による登み込み符号の復号化が処理される。このよ うな処理を行なうDSP としては、たとえばAT&T社のDSP1 616 、あるいはTI社のTMS320C540等が知られている。な お、AT&T社のDSP1616 に関してはたとえばそのユーザズ マニュアル「DSP1616-xil Digital Signal Processor」 に、TI社のTMS320C540に関してはたとえば「日経エレク トロニクス」の1994年2月28日号にそれぞれ紹介されて いる。 30

【発明が解決しようとする課題】ところで、上述のISP [0006] の一つであるAT&T社のDSP1616 では、ビタビ復号法の処 理を全てソフトウェアで行なっており、ハードウェアで 高効率で行なうというような手法は採られていない。ま た、TI社のTMS320C540では、ビタビ復号法のための専用 のハードウェアを内蔵してはいるが、ビタビ復号のため の基本的な処理の内の一つであるCSS (Compare Select S tore) ユニットのみがハードウェア化されているに過ぎ ない。このため、TI社のTMS320C540でビタビ復号を行な う場合においてもソフトウェアの負担がかなり大きいと

【〇〇〇7】上述のような従来のDSP によりビタビ復号 言わざるを得ない。 を行なう場合、ビタビ復号法というアルゴリズムが複雑 で繰り返し演算が多い処理であるため、多大な命令ステ ップ数を必要とし、処理サイクル数が増大する。このこ とは、ISP の消費電力の増加をも招来する。従って、バ ッテリを主電源とする携帯電話に適用する場合には大き

【0008】更に、ピタピ復号を行なうためのソフトウ な問題点となる。

ェアを格納するメモリ領域も多大になると共に、ソフト ウェア開発にも時間を要する。また、ビタビ復号をソフ トウェアで処理するため、ビタビ復号の処理中には当然 のことではあるが、DSP は他の処理を実行することは出

【0009】本発明は以上のような事情に鑑みてなされ 来ない。 たものであり、今後の急激な発展が有望な携帯電話の音 声信号処理に多く利用されるDSP によるビタビ復号処理 の命令ステップ数及び処理サイクル数を削減し、消費電 力を低減し、更にソフトウェアを格納するためのメモリ 領域を削減すると共に、ソフトウェア開発に要する時間 を短縮し、またビタビ復号の処理中に DSPコアが他の処 理を実行することをも可能としたビタビ復号機能を有す るデータ処理装置の提供を目的とする。

[0010] 【課題を解決するための手段】本発明のビタビ復号機能 を有するデータ処理装置は基本的には、コアプロセッサ と、メモリと、コアプロセッサがメモリに格納したデー タを対象としてピタビ復号化処理を実行するピタビ復号 回路と、アドレス指定によりコアプロセッサからデータ 20 の書き込みが可能なレジスタと、コアプロセッサがレジ スタに所定のデータを設定した場合に、ピタピ復号回路 を制御して予め規定されているビタビ復号化処理を実行 させる制御回路とを備える。

【0011】より具体的には、本発明のピタビ復号機能 を有するデータ処理装置は、メモリと、コアプロセッサ がメモリに格納したデータを対象としてプランチメトリ ックを計算するブランチメトリック計算回路と、ブラン チメトリックを基にバス選択信号を選択するACS回路 と、バス選択信号に従ってピタビ復号データを生成する 30 トレースバック回路とを含むピタピ復号回路と、アドレ ス指定によりコアプロセッサからデータの書き込みが可 能なレジスタと、コアプロセッサがレジスタに第1のデ ータを設定した場合にプランチメトリック計算回路とA CS回路とを制御して予め規定されている処理を実行さ せ、コアプロセッサがレジスタに第2のデータを設定し た場合にトレースバック回路を制御して予め規定されて いる制御を実行させる制御回路とを備える。

【0012】更に本発明のビタビ復号機能を有するデー タ処理装置は、ビタビ復号回路の動作状態を示すデータ 40 を保持すると共にアドレス指定によりコアプロセッサか らデータの読み出しが可能なレジスタを備える。

【0013】また本発明のビタビ復号機能を有するデー **タ処理装置は、ビタビ復号回路とメモリとの間のデータ** の送受をコアプロセッサの制御によらずに実行するデー 夕転送手段を備える。

【0014】また更に本発明のビタビ復号機能を有する データ処理装置は、コアプロセッサがレジスタに第1及 び第2のデータとは異なるデータをそれぞれ設定した場 合に制御回路により制御されてCRC生成処理を行なう

回路及び畳み込み符号の生成処理を行なう回路を備え る。

[0015]

【発明の実施の形態】以下、本発明をその実施の形態を 示す図面に基づいて詳述する。

[実施の形態1]

【0016】図1は本発明に保るビタビ復号機能を有す るデータ処理装置の全体の構成例を示すブロック図であ る。図1において、参照符号1は本発明のデータ処理装 置の全体を示している。

【0017】本発明のデータ処理装置1は主として、 D SPコア2と、ビタビ復号回路3と、外部との間でデータ の送受を行なうためのシステムインタフェイスユニット (以下、SIU と言う) 8及びパラレルI/O 9, シリアル I/O 10と、プログラムROM 4. プログラムRAM 5、デー 夕ROM 6,データRAM 7等のメモリとで構成されてい

【0018】 DSPコア2は主として、プログラムアドレ スの生成、命令デコード、割り込み制御、DMA制御等を行 なう制御中枢としてのPCU(Program Contorol Unit)21. データ空間のアドレスを生成するAAU(Address Arithmet ic Unit)22, 各種の算術/論理演算を行なうDALD(Data Arithmetic & Logic Unit)23等で構成されている。これ らのPCU 21, AAU 22及びDALU23は DSPコア 2内部で内部 ユニットパス(IUB) により相互に接続されている。

【0019】ビタビ復号回路3は、IOバス!!及び制御信 号線12によりSIU 8及びパラレルI/O 9、シリアルI/O 10に接続されると共に、PRAMアドレスパス19及びPRAMデ ータパス20を介してプログラムRAM 5 に接続されてい

【0020】プログラムRAM 5はプログラムROM 4と共 に、プログラムアドレスパス(PAB)13 及びプログラムデ ータバス(PDB)14 により DSPコア2内のPCU 21に接続さ れている。データRAM 7及びデータROM 6は、アドレス パス(AOB)15 によりSIV 8及びAAU 22と、アドレスパス (AIB) 16 によりAAU 22と、メモリバス(MIB) 18 によりSI U 8及びDALU23と、メモリバス(MOB)17 によりDALU23と それぞれ接続されている。

【0021】図2はビタビ復号回路3の内部構成を示す ブロック図である。このビタビ復号回路3は主として、 パスI/F 31. レジスタ32乃至36を含むレジスタファイル 30と、制御回路50と、ブランチメトリック計算回路41,A CS(Add Compare Select)回路42及びトレースバック回路 43を含む演算器40とで構成されている。

【0022】レジスタ(VTBCR:Viterbi Control)32 は制 御レジスタであり、レジスタ33乃至36はデータ入出力用 のレジスタである。なお、参照符号33、34で示されてい るレジスタ (VTB INO; VTB IN1) は入力データ用であり、参 照符号35,36で示されているレジスタ(VTBOUTO, VTBOUT 1) は出力データ用である。これらのレジスタ32乃至36は メモリマップドされており、プログラム上でアドレスを 指定することによってPCU 21からアクセス可能であり、 データをリード・ライトすることが出来る。

【0023】図3は演算器40内に備えられている ACS回路42の構成例とその周辺の構成要素との接続状態を示す ブロック図である。

[0024] ACS回路42はその名の通り、加算器(A) と 比較回路(C) とセレクタ(S) とで構成されている。具体 的には、 ACS回路42は2入力の加算器 421, 2入力の比 較回路 422及び2入力のセレクタ 423で構成されてい る。

【0025】加算器 421の両入力にはブランチメトリック計算回路41の出力とバスI/F 31の出力とがそれぞれ接続されており、ブランチメトリック計算回路41の入力は入力データ用のレジスタ(VTBINO)33の出力と接続されている。加算器 421の出力は比較回路 422の一方の入力及びセレクタ 423の一方の入力に接続されている。比較回路 422及びセレクタ 423の他方の入力にはデータ入力用のレジスタ(VTBIN1)34の出力が接続されている。比較回路 422による比較結果を示す信号(パスセレクト信号)PSは出力用のレジスタ(VTBOUTC)35 及びレジスタ(VTBOUT1)36 に与えられると共に、セレクタ 423に選択制御のための制御信号として与えられている。

【0026】図4は演算器40内に備えられているトレースパック回路43の構成例とその周辺の構成要素との接続 状態を示すプロック図である。

【0027】トレースバック回路43は2入力のセレクタ 431、同じく2入力のセレクタ 432及びシフトレジスタ 433で構成されている。

【0028】セレクタ 431の一方の入力にはレジスタ(V TBINO)33の16ビット出力が、他方の入力にはレジスタ(V TBINI)34の16ビット出力がそれぞれ与えられている。セレクタ 431の16ビット出力はセレクタ 432の一方の入力に与えられており、セレクタ432 の1ビット出力はシフトレジスタ433 に与えられている。シフトレジスタ 433 に保持されている4ビットはセレクタ 432の他方の入力に与えられている。更に、シフトレジスタ 433の1ビット出力はセレクタ 431に選択制御のための制御信号として与えられると共に、復号結果としてレジスタ(VTBOUT 0)35 にシフト入力される。

【0029】図5はビタビ復号回路3内の制御回路50の 構成例をポすプロック図である。この制御回路50内に は、ラッチ501、503、504,組合わせ論理回路502 等が備 えられている。

【0030】制御回路50は、制御レジスタ (VTRCR) 32 の 出力を組み合わせ論理回路502,ラッチ503 経由でラッチ 501 に受入れ、組み合わせ論理回路502,ラッチ503 経由 でラッチ504 から制御信号を出力する。なお、図5にお いて参照符号TA、TBは2相クロックの各相がそれぞれの ラッチ501,503,504 に与えられていることを示してい 50

る。換含すれば、制御回路50は2相クロックTA、TBで制 御される順序回路を構成している。

【0031】次に、上述のような構成の本発明のビタビ 復号機能を有するデータ処理装置の動作について説明する。データ処理装置1自体はプログラムROM 4またはプログラムRAM 5 に格納されているプログラムに従って処理を実行する。PCU 21がプログラムアドレスパス13を通じてプログラムRAM 5 をアクセスし、プログラムデータバス14を通じてプログラムを読み出し、命令をデコードしてプログラムを実行する。

【0032】通常の演算処理は DSPコア2が処理する。 PCU 2Iがプログラムアドレスの生成、命令デコード、割り込み制御,DMA制御を行ない、AAU 22がデータ空間のアドレスを生成し、DALU23が各種の算術/論理演算を行なうことにより、更に必要に応じてSIU 8が DSPコア2と周辺I/O との間のインタフェイス処理を司ることにより、通常の演算処理が実行される。

【0033】次に、ビタビ復号の処理方法について説明する。ビタビ復号の処理に際しては、ビタビ復号回路3のプランチメトリック計算回路41.ACS回路42及びトレースパック回路43とが使用される。処理されるべき入力データはPCU 21により予めデータRAM 7に格納される。【0034】ところで、ビタビ復号回路3は、PCU 21がプログラムに従って制御レジスタ(VTBCR)32 に書き込むデータに応じて制御される。図6の模式図に制御レジスタ(VTBCR)32 の内容を示す如く、制御レジスタ(VTBCR)32 にはFUNCフィールド301.MODEフィールド302 及びSTATUSフィールド 303が割り当てられている。

【0035】FUNCフィールド301に設定された値により 演算器40内のいずれの回路を使用するかが指定され、MO DEフィールド302に設定された値によりビタビ復号回路 3の動作モードが指定される。なお、ビタビ復号回路3 の動作モードとしては、少なくともビタビ復号回路3の 初期化及び機能実行開始の2モードが必要である。な お、STATUSフィールド303に関しては後述する。

【0036】ビタビ復号を行なう場合はまず、PCU 21がプログラムに従ってFUNCフィールド301 にACS(Add Compare Select) 処理の設定と、MODEフィールド302 に初期化の設定を行なう。これにより、ビタビ復号回路3が初期化される。MODEフィールド302 に書き込まれた初期化のためのデータは制御回路50内の組み合わせ論理回路502 に与えられる。制御回路502前述の如く2相クロックTA、TBで制御される順序回路を構成している。従って、制御レジスタ(VTBCR)32 から出力されて組み合わせ論理回路502 に入力される信号とラッチ503 の状態とに応じて、組み合わせ論理回路502 が必要な制御信号を生成する。

【0037】この時点では、WDEフィールド302 に書き 込まれている初期化を指示するデータに従って、組み合 わせ論理回路502 が初期化のために必要な制御信号を生 成し、最終的にラッチ504 から初期化制御信号が出力される。これにより、ビタビ復号回路3が初期化される。初期化が完了した後は、制御レジスタ(VTBCR)32 に次の制御データが書き込まれるまでの間、制御回路50は特機状態になる。

[0038] 初期化が完了すると、PCU 21は次にプログラムに従ってMDEフィールド302 に機能実行開始の設定を行なう。これ以降のピタピ復号回路3内の処理は、プログラムの介在無しに、換言すればPCU 21による制御ではなく、制御回路50により自律的に実行される。以下、図7のタイミングチャートを参照して説明する。

【0039】まず、ACS処理の対象となる入力データをレジスタファイル30に取り込むため、制御回路50がデータ入力要求信号を生成し、これがビタビ復号回路3からSIU8へ制御信号線12を通じて送られる。ビタビ復号回路3からのデータ入力要求信号を受け取ると、SIU8はデータRAM7に格納されている入力データをIOバス11を通じてビタビ復号回路3へDMA転送する。この入力データをレジスタ(VIBINO)33に受け取った後(DTIN)、ビタビ復号回路3は必要な処理を開始する。この場合に必要な処理は、PCU21が予めFUNCフィールド301に設定しておいたACS処理であり、ビタビ復号法の基本的な処理である。

【0040】ところで、ビタビ復号処理においては、処理の中間結果を保持するための配憶領域が必要になる。この配憶領域としてはプログラムRAN 5が使用される。ビタビ復号回路3のパスI/P 31からPRAMアドレスバス19とPRAMア・レスバス20とを通じてプログラムRAN 5をアクセスすることにより、ビタビ復号処理の中間結果がプログラムRAN 5に保持される。なお、ビタビ復号回路3が初期化された時点では、PCU 21が先にプログラムに従ってMODEフィールド302 に初期化の設定を行なった時点で同時にプログラムRAN 5に所定の初期データを格納する。

【0041】まず、プログラムRAM 5からデータがリードされ(PRI)、加算器 421に与えられる。この間に、ブランチメトリック計算回路41はレジスタ(VTBINO)33に保持されているデータからブランチメトリックを計算し、その結果は加算器 421に与えられる。加算器 421は、"PRI"の処理でプログラムRAM 5からリードされたデー 40 タとその間にブランチメトリック計算回路41で計算されたブランチメトリックとを加算し、その結果がセレクタ 423を経由してレジスタ(VTBINI)34に格納される(ADD 1)。このADDIの処理と並列して、プログラムRAM 5から次のデータがリードされる(PR2)。

【0042】"PR2"でプログラムRAM 5からリードされたデータは同時にプランチメトリック計算回路41で計算されたプランチメトリックと加算器 421で加算され、その結果と先の"ADD1"の処理でレジスタ(VTBIN1)34に格納されたデータとが比較回路 422で比較される。この 50

比較の結果を示す信号、具体的にはいずれが小さいかを 示すパスセレクト信号はレジスタ(VTBOUTO)35 またはレ ジスタ(VTBOUTI)36 に順次格納されると共に制御信号と してセレクタ 423にも与えられる。これにより、比較回

路 422は2入力の内の小さい方を選択して出力し、その データがレジスタ(VTBIN1)34に格納される(ACSI)。こ の"ACSI"の処理でレジスタ(VTBIN1)34に格納されたデ ータはプログラムRAM 5にライトされる(PWI)。

【0043】 制御回路50は以上の"PR1","PR2"
"ADD1","ACS1","PR1"の各処理を一組として、必要な回数だけ反復させる。なおその間に、レジスタ(VTBINO)33に格納されているデータの全てが処理された場合には、"DTIN"の処理を再実行することによりデータRAM 7から必要なデータを転送してレジスタ(VTBINO)33に格納する。

【0044】必要な処理の全てが完了すると、出力すべきデータがレジスタ (VTBOUTO)35 及びレジスタ (VTBOUTO)35 及びレジスタ (VTBOUTO)36 に保持されているので、制御回路50はデータ出力要求信号を生成し、これがピタピ復号回路3からSIU 8へ制御信号線12を通じて出力される。この出力要求信号を受けて、SIU8はIOパス11を通じてピタピ復号回路3のレジスタ (VTBOUTO)35 またはレジスタ (VTBOUTO)36 に格納されている出力データをデータRAM 7へDMA 転送する。

【0045】以降は同様にして、ビタビ復号回路3が入力データを必要とする場合には制御回路50がデータ入力要求信号を生成することにより、IOバス11を通じてビタビ復号回路3にデータが入力される。また、ビタビ復号回路3がデータ出力を必要とする場合には、制御回路50がデータ出力要求信号を生成することにより、IOバス11を通じてビタビ復号回路3からデータが出力されてデータRAM7に格納される。

【0046】これらのデータの送受及びビタビ復号回路3内の演算処理は、ビタビ復号回路3に対するプログラムの介在なしに制御回路50によって自動的に実行される。このため、ビタビ復号回路3がビタビ復号処理を実行している間に同時にDSPコア2は他の処理を実行することが可能になる。PCU21が制御レジスタ(VTBCR)32に設定した機能のための必要な処理が完了すれば、ビタビ復号回路3は自動的にその動作を停止する。

【0047】上述のようにして ACS回路42による処理が完了すると、PCU 21は次にプログラムに従って制御レジスタ(VTBCR)32、のFURCフィールド301 にトレースパック処理の設定を行なうと共にMODEフィールド302 に初期化の設定を行なう。これにより、前述の ACS回路42による処理の場合と同様に、ビタビ復号回路3の初期化のために必要な制御信号を制御回路50が生成するので、再度ビタビ復号回路3が初期化される。

【0048】ピタビ復号回路3の初期化が終了すると、 PCU 21は次にプログラムに従ってMDBEフィールド302 に 機能実行開始の設定を行なう。以降の処理は、前述の A CS回路42による処理の場合と同様に、データの入出力は 勿論のこと、ピタピ復号回路 3 内での演算処理は全てプログラムの介在なしに制御回路50により自律的に実行される。以下、図8のタイミングチャートを参照して説明する。

【0049】先の ACS回路42により処理の結果、比較回路 422による比較結果を示すパスセレクト信号がデータRAM 7に格納されている。これらのデータがまずレジスタ(VTBINI)34に入力され(RI)、次にレジスタ(VTBINI)33 10に入力される(RO)。両データはセレクタ 431に入力されていずれかが選択され、選択された方のデータが更にセレクタ 432に入力される。セレクタ 432では、シフトレジスタ 433に保持されいる 4 ビットの値に応じて 1 ビットが選択され、それがシフトレジスタ 433に入力される。この結果、シフトレジスタ 433の出力側の 1 ビットが出力されてセレクタ 431に選択制御信号として与えられると共に復号結果の 1 ビットとしてレジスタ(VTBOUTO) 35に保持される(DO)。この際、レジスタ(VTBOUTO) 35はシフトレジスタとして機能する。2

【0050】以上の動作がレジスタ(VIBOUTO)35 に復号結果の1ビットデータが満たされるまで、即ちレジスタ(VIBOUTO)35 が16ビットレジスタであれば"DO"~"D15"まで16回反復される。この場合、レジスタ(VIBOUTO)35 に保持されている16ビットの復号結果のデータは一旦プログラムRAM 5に転送されて格納される。そして、必要なビット数の全てが復号化されると、ビタビ復号回路3はその動作を停止し、制御レジスタ(VIBCR)32に次の機能数定が行なわれるまでは待機状態になる。

【0051】以上のような本発明のビタビ復号機能を有するデータ処理装置によれば、簡単な制御回路で制御可能な単位、即ち ACS処理、トレースバック処理に分割したことと、演算処理に必要となるメモリは専用のメモリではなく DSPコア2と共用可能なメモリとしたこととにより、必要なハードウェア規模を小さくすることが可能になる。

[0052]また、ビタビ復号回路3は、PCI 21が制御レジスタ(VIBCR)32 に機能実行を設定すれば以降は必要な処理が終了するまでは自律的に動作するため、その間は DSPコア2はプログラムに従って他の処理を実行することが可能になる。本発明のビタビ復号機能を有するデータ処理装置では、ビタビ復号回路3がハードウェアで処理を実行するため、ビタビ復号を必要とするアプリケーションにおいては全ての処理をソフトウェアで実行する場合に比して処理サイクルが短くなる。ソフトウェア処理では実時間処理が不可能な場合にも対応可能である。また、処理サイクル数が短くなることにより、消費電力も削減される。

【0053】〔実施の形態2〕次に、本発明のビタビ復 号機能を有するデータ処理装置の実施の形態2について 50

説明する。

【0054】この実施の形態2では、図6に示されているように、制御レジスタ(VTBCR)32にFUNCフィールド301及びMODEフィールド302の他に参照符号303で示されているSTATUSフィールドが設けられている。このSTATUSフィールド303には、制御回路50により、現在のビタビ復号回路3が実行状態にあるか、またはデータの入出力待ち状態にあるかが書き込まれる。

【0055】なお、前述の実施の形態1においては、ビタビ復号回路3の動作モードとしては、少なくともビタビ復号回路3の初期化及び機能実行開始の2モードが必要であったが、この実施の形態2においては更に加えてビタビ復号回路3を一時停止状態にするモード (一時停止モード) が必要である。

【0056】他の構成及び基本的な動作は前述の実施の形態1の場合と同様であり、PCU 21が制御レジスタ (VTB CR)32 のFUNCフィールド301、MODEフィールド302 に必要な設定を行なうことにより、ビタビ復号回路3は初期化されてビタビ復号に必要な処理を実行する。

【0057】このような実施の形態2では、プログラム に従ってPCU 21がポーリングにより制御レジスタ(VTBC R)32 のSTATUSフィールド303 の内容を調べる。そし て、ビタビ復号回路3がデータ入力待ち状態である場合 には、PCU 21はレジスタ (VTBINO) 33またはレジスタ (VTB IN1)34に入力データを書き込む処理を行なう。また、ビ タビ復号回路3がデータ出力特ち状態である場合には、 PCU 21はレジスタ(VTBOUTO)35 またはレジスタ(VTBOUT 1)36 から出力データを読み出す処理を行なう。 更に、 ビタビ復号回路3が実行状態である場合には、PCU 21は ビタビ復号回路3がデータの入出力待ち状態になるまで 待機するか、他の処理を実行しつつ定期的に制御レジス タ(VTBCR)32 のSTATUSフィールド303 を調べて入出力待 ち状態になるのを待つ。ビタビ復号回路3がデータの入 出力待ち状態になれば、PCU 21はビタビ復号回路3内の 必要なレジスタに対してデータの客き込みまたは読み出 しを行なう。

【0058】また、PCU 21がMODEフィールド302 に一時 停止モードを設定した場合には、機能実行中のビタビ復 号回路3は一時停止状態になる。そして、そのようなビ タビ復号回路3の一時停止状態においてPCU 21がレジス タファイル30の各レジスタの内容を読み出せば、ビタビ 復号回路3のテストあるいはデバッグが容易に可能にな る。

【0059】以上のように、本発明のビタビ復号機能を有するデータ処理装置の実施の形態2では、ビタビ復号回路3を前述の実施の形態1の場合のように完全に自動的に動作させるのではなく、逐次的に動作させることが可能になる。このため、PCU21が実行する他のプログラム処理と同期をとりつつビタビ復号回路3がビタビ復号の処理を行なうことが可能になるので、PCU 21により基

本的なプログラムを処理しつつ、その基本的なプログラ ムに必要なビタビ復号処理をビタビ復号回路3に行なわ せることが可能になる。また、一時停止モードを設定す ることにより、任意の時点でピタピ復号回路3の機能実 行を停止させることが可能になるので、ビタビ復号回路 3のテストあるいはプログラム開発時におけるデバッグ が容易になる。

11

【0060】 [実施の形態3] 次に、本発明のピタピ復 身機能を有するデータ処理装置の実施の形態3について 説明する。

【0061】この実施の形態3では、図9に示されてい るように、ビタビ復号回路3の演算器40内に、ビタビ復 号を行なうためのブランチメトリック計算回路41,ACS回 路42及びトレースバック回路43の他に、 CRC生成回路44 と畳み込み符号生成回路45とを備える。

【0062】CRC生成回路44と長み込み符号生成回路45 とはビタビ復身処理には直接の関係はないが、 CRCはデ ィジタル通信技術においてはエラーチェックに必要不可 欠であり、また量み込み符号の生成はデータ送信に際し てデータの符号化に使用される。従って、本発明のデー 20 **夕処理装置を衛星通信、あるいは携帯電話等のディジタ** ル通信分野に適用するための利便を考慮して、それらの ためのハードウェアとして、 CRC生成回路44及び畳み込 み符号生成回路45を設けることは極めて有用なことであ る。

[0063] データの CRC生成を行なう場合は、実施の 形態 1 で説明した場合と同様に、PCU 21が制御レジスタ (VTBCR)32 のFUNCフィールド301 に CRC生成機能の設定 を行なうと共に、MODEフィールド302 に初期化、機能実 行の設定を続けて行なう。実施の形態1の場合と同様 に、制御回路50によってビタビ復号回路3に入力データ が取り込まれ、 CRC生成回路44によって CRCが生成され る。 CRC生成回路44により CRCが生成されると、制御回 路50がデータ出力要求信号を生成する。これにより、 C RC生成回路44により求められてた CRCの値がビタビ復号 回路3から出力され、 DSPコア2により利用可能にな る。

【0064】データの畳み込み符号生成を行なう場合も 同様に、PCU 21が制御レジスタ(VTBCR)32 のFUNCフィー ルド301 に畳み込み符号生成機能の設定を行なうと共 に、MODEフィールド302 に初期化、機能実行の設定を続 けて行なう。制御回路50によってビタビ復号回路3に入 カデータが取り込まれ、畳み込み符号生成回路45によっ て畳み込み符号が生成される。畳み込み符号生成回路45 により畳み込み符号が生成されると、制御回路50がデー 夕出力要求信号を生成する。これにより、畳み込み符号 生成回路45により求められてた畳み込み符号の値がピタ ピ復号回路3から出力され、 DSPコア2により利用可能 になる。

【0065】データの転送に関しては、実施の形態1の 50

場合と同様に、 DMA転送によることも可能であるし、実 施の形態2の場合と同様に、ソフトウェア転送によるこ とも可能である。

【0066】以上のように本発明のビタビ復号機能を有 するデータ処理装置の実施の形態3によれば、 CRC生成 回路44、畳み込み符号生成回路45等のハードウェアとし てそれ程の規模を必要とはしない回路を追加することに より、ソフトウェアで処理する場合に比して処理サイク ル数を減少させることが可能になる。このような構成を 採ることは、本発明のデータ処理装置を衛星通信、ある いは携帯電話等のディジタル通信分野に適用した場合に 極めて有効である。

[0067]

【発明の効果】以上に詳述したように本発明のビタビ復 **号機能を有するデータ処理装置によれば、ビタビ復号を** 行なうハードウェアをデータ処理装置の周辺装置の一つ として内蔵したため、ビタビ復号処理のためのサイクル 数を減少させることが可能になり、またビタビ復号の処 理中に DSPコアが他の処理を実行すること、即ち並列処 理が実現される。

【図面の簡単な説明】

【図1】 本発明に係るビタビ復号機能を有するデータ 処理装置の全体の構成例を示すプロック図である。

【図2】 本発明に係るピタピ復号機能を有するデータ 処理装置のビタビ復号回路の内部構成を示すブロック図 である。

【図3】 本発明に係るビタビ復号機能を有するデータ 処理装置のビタビ復号回路の ACS回路の構成例とその周 辺の構成要素との接続状態を示すプロック図である。

【図4】 本発明に係るピタビ復号機能を有するデータ 処理装置のピタビ復号回路のトレースパック回路の構成 例とその周辺の構成要素との接続状態を示すプロック図 である。

【図5】 本発明に係るピタビ復号機能を有するデータ 処理装置のビタビ復号回路の制御回路の構成例を示すブ ロック図である。

【図6】 本発明に係るピタビ復号機能を有するデータ 処理装置のピタピ復号回路の制御レジスタ(VIBCR) の内 容を示す模式図である。

【図7】 本発明に係るピタビ復号機能を有するデータ 処理装置のビタビ復号回路内で制御回路により自律的に 実行される処理を示すタイミングチャートである。

【図8】 本発明に係るビタビ復号機能を有するデータ 処理装置のトレースパック回路内で制御回路により自律 的に実行される処理を示すタイミングチャートである。


【図9】 本発明に係るピタビ復号機能を有するデータ 処理装置の他の実施の形態の例を示すビタビ復号回路の 内部構成を示すプロック図である。

【符号の説明】


2 DSPコア、3 ビタビ復号回路、5 プログラムRA


M 、8 SIU(システムインタフェイスユニット) 、32 制御レジスタ、41 ブランチメトリック計算回路、42 ACS回路、43 トレースパック回路、44 CRC生成回路、45 畳み込み符号生成回路、50 制御回路。

[図1]




[図3] [図2] IOAZ 11 ピタピ復号回路 IOパス プログラム RAM ADD. プログラム RAM パスI/F DATA パスI/F レジスタファイル M1 -32 VTBCR VTBIN1 VTBINO 33~ -33 VTBINO 34 -34 VTBINI -35 プランチ メトリック VTBOUTO VTBOUT1 36 部算国路 40 演算器 ADD プランチメトリック 422 計算回路 35 ACS回路 42 VTBOUTO 比較回路 VTBOUTI トレースパック回路 36 セレクタ 42~~ A C S 图路 -50 超過回路





[図7]



DTIN:データRAMからレジスタVTBINOへデータ入力

PR1:PRAMからデータをリード PR2:PRAMからデータをリード


ADD1:PR1でリードしたPRAMデータとプランチメトリック計算回路の出力とを 加算し、その結果をVTBIN1レジスタヘストア

ACS1:PR2でリードしたPRAMデータとプランチメトリック計算四路の出力とを 加算した結果と、VTBIN1レジスタ(ADD1の結果がストアされている)の 内容とを比較し、一方を選択して、VTBIN1レジスタへストア

PW1:ACS1によってVTBIN1へストアされた値をPRAMへライト

CETATE METERITATACAAT





{ RI:VTBINIへデータ入力 { RO:VTBINOへデータ入力 D:Iピットを復写し、VTBOUTOシフト入力

※ 18ピット分をデコードレVTBOUTOが満たされたので、 VTBOUTOレジスタの外容を出力する

【図9】

